她顿了顿。
“6o块芯片。目检淘汰3块,短路淘汰41块,击穿淘汰8块。最后能用的,8块。良率,13。3%。”
台下有人倒吸一口气。
钱兰没理会,从兜里拿出几块芯片,摆在讲台上。
她拿起第一块,是短路的。
“72%的短路率。”
她说,“当时我们测第一块,零。第二块,零。第三块,零。测到第十块的时候,手都在抖。”
她指了指身后幻灯片上那张放大的版图,两条线挨得很近。
“后来现,短路的区域高度集中,都在寄存器堆,都在同一个位置。设计规则下限,5微米。理论上够。但工艺有波动,光刻偏一点、刻蚀过一点,就连上了。”
台下有人举手,是63o5厂的一个年轻技术员:“后来怎么改的?”
“放宽。”
钱兰说,“6微米。宁可面积大一点,也不冒短路的险。”
她在黑板上写下一个词:工艺窗口。
“这是我们从这次失败里学到的第一课。设计不是走钢丝,是给工艺留出余量。”
她拿起另一块芯片,是被击穿的。
“静态电流测出来的。上电,指针直接打到底。内部击穿了。”
身后的幻灯片播放着真空所用电镜拍的几张照片。放大几百倍的显微照片,晶圆表面有一个小小的熔坑,像被雷劈过的痕迹。
“击穿点集中在栅氧化层。”
她指着照片上的那个黑点,“晶体管尺寸太小,电场强度太大。电压一高,就打穿了。”
台下安静了几秒。
“这个怎么改?”
还是那个年轻技术员。
“加大。”
钱兰说,“关键路径上的晶体管,尺寸翻倍。功耗大一点没关系,但不能击穿。”
她在黑板上又写了一个词:可靠性冗余。
“这是第二课。有些地方,宁可‘浪费’一点,也不能赌。”
她又拿起一块芯片,是那5块能用的之一。
“5块能用。但全都有延迟。”
她指着幻灯片上的示波器波形,“频率比设计值低15%到2o%。所有能用的,都慢。”
她指着波形上的某个点。
“测了几天,找到问题。关键路径上有个与非门,驱动能力不够,信号爬升慢。这个门画得太小了。”
她转过身,看着台下。
“这不是工艺的问题,不是材料的问题,是电路设计的问题。我们画版图的时候,光顾着把管子做小、把线画密,忘了问一句:它跑得动吗?”
台下没人说话。
“这是第三课,设计不只是画出来,还要算清楚。每一级延迟,每一根线的电容,都要算。不算就是盲人摸象。”