曾祺继续说:“第二类问题,cad版对特殊定制结构不智能。”
他点着cad版上的存储阵列区域。
“存储阵列的位线,cad也做了自动布线,导致位线长度不一致。位线长度不一样,读放大器就会失调。”
金属棒移到手工版。
“手工版这边,设计师手动匹配了位线长度,误差控制在1%以内。”
“对比现,cad版的存储单元读窗口变小,噪声容限下降。如果直接用这版流片,存储芯片的良率会很不好看。”
吴国华补充了一句:“这个问题在kL-sRam的设计上我们也遇到过。当时手工匹配位线,花了两天时间。cad版自动布线,十分钟就跑完了,但结果不能用。”
汪涵教授的钢笔在纸上顿了一下,留下一个墨点。
他用手背擦了擦,继续写。
“第三类问题,cad版存在过多冗余过孔,增加了寄生电容。”
曾祺点着cad版上密密麻麻的过孔。
“cad版为了可靠性,在每个接触孔旁边自动加了冗余过孔。这本来是一件好事,但问题是,它不加区分,所有孔都加。”
他翻开报告,念了一组数据。
“冗余过孔导致节点的寄生电容增加了15%。某些关键路径的延迟比手工版大了,功耗也更高。”
他抬起头:“手工版只在关键节点加冗余过孔,其余地方用单孔。这个‘度’的把握,cad还做不到。”
“第四类问题,cad版缺乏对模拟和混合信号电路的直觉优化。”
他点着时钟驱动器的输出级。
“cad版把时钟驱动器的输出级布局得太散,各个缓冲器分散在版图各处。时钟边沿因为走线长度的差异,变得不一致。”
“手工版这边,时钟缓冲器集中放置,输出级紧贴负载。cad版的时钟上升时间比手工版长了o。3纳秒。”
他转过身:“o。3纳秒,对于4兆赫的时钟来说,已经是过一个时钟周期的十分之一了。”
“第五类问题,cad版违反了一些常规经验。”
“cad版把敏感的复位线,布在了一条大电流开关信号线的旁边。两条线平行走了很长一段。”
他点着复位线的区域:“手工版的设计师,凭借经验,会主动避开这种布局。但cad不知道。”
他翻开报告,念了一句:“复位线上的毛刺,幅度达到了逻辑阈值的7o%,可能引起误复位。”
“第六类问题,过度遵守规则,导致面积浪费。”
他用金属棒在cad版上画了一个大圈。